Tugas Pendahuluan 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

*Modul 2 Percobaan 1 Kondisi 4*

    Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Percobaan 1 Kondisi 4

Pada rangkaian JK flip-flop, Dapat terlihat untuk kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke Ground. Dapat terlihat arus mengalir dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input S (Set) sehingga inputnya berlogika 1. Pada B2 switchnya berlogika 0 dan diteruskan ke kaki input J sehingga inputnya berlogika 0. Pada B4 switchnya berlogika 0 dan diteruskan ke kaki input K sehingga inputnya berlogika 0. Arus mengalir ke B0 dan ke kaki R (Reset). Pada kaki CLK diberi sinyal clock. CLK memiliki aktif low, yang mana dia akan mengganti hasil output saat berlogika 1 ke 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. Pada rangkaian, R dan S tidak aktif karna berlogika 1, sehingga output yang terbaca pada H7 dan H6 ialah Logika 0 dan logika 1

Pada bagian D flip-flop, dapat terlihat untuk kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke ground. Arus mengalir dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input S (Set) sehingga inputnya berlogika 1. Arus juga mengalir ke B0 dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input R (Reset) sehingga inputnya berlogika 1. pada B5 switchnya berlogika 0 dan diteruskan ke kaki input D sehingga inputnya berlogika 0. Dan yang terakhir kaki CLK(Clock) terhubung ke ouput B6 dimana berlogika 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. Pada rangkaian, R dan S tidak aktif karna berlogika 1 sehingga output yang terbaca pada H4 dan H3 adalah logika 0 dan logika 1

5. Link Download [Kembali]

• Download HTML [klik disini]
• Download Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disini]
• Download Datasheet ic 74LS112A [klik disini]
• Download Datasheet ic 7474 [klik disini]